PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-168354

(43)Date of publication of application: 22.06.1999

(51)Int.Cl.

HO3H 11/20 HO1P 1/18

HO1P 1/185

(21)Application number: 09-334083

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

04.12.1997

(72)Inventor: KAMIYA NOBUYUKI


SHIGEMATSU TOMONORI

MORITA SHINICHI MEN MITSUNORI

(54) VARIABLE PHASE SHIFTER

(57) Abstract:

PROBLEM TO BE SOLVED: To miniaturize a circuit by switching a case when a whole circuit is viewed to be series inductance being a phase lag circuit against a pass signal and a case when it is viewed as a series capacitor being a phase lead circuit and changing a pass phase so as to constitute a phase shifter. SOLUTION: When the phase of a high frequency signal inputted to an input terminal 11 and outputted from an output terminal 12 is made to be a reference, the high frequency signal inputted from the input terminal 11 changes by the phase obtained by adding the phase change of the inductor 14 and the capacitor 16 by making it pass through the inductor 14 and the capacitor 16. The signal is outputted from the output terminal 12. Since the inclination of the phase change by the frequency of phase quantity is opposite in the inductor and the capacitor, they are compensated and inclination by the frequency is prevented from becoming large. Thus, the variable phase shifter operates as that which can change the pass phase in four ways by changing the states of first FET 13 and second FET 15.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

Patent number

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

識別配号

(51) Int.Cl. 6

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号

特開平11-168354

(43)公開日 平成11年(1999)6月22日


H03H 11/20 H01P 1/18 1/185		H03H 11/20 A H0IP 1/18 1/185
		審査請求 未請求 請求項の数15 OL (全 15 頁)
(21)出願番号	特願平9-334083	(71)出願人 000006013 三菱電機株式会社
(22)出願日	平成9年(1997)12月4日	東京都千代田区丸の内二丁目2番3号 (72)発明者 神谷 信之 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(72)発明者 重松 智徳 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(72)発明者 森田 晋一 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(74)代理人 弁理士 宮田 金雄 (外2名) 最終頁に続く

(54) 【発明の名称】 可変移相器

(57)【要約】

【課題】 従来の移相器は、使用周波数に対し1/4波長の電気長をもつ伝送線路が3本必要となるため、回路が大型化するという課題があった。

【解決手段】 FETのドレインとソース間にインダクタまたはキャバシタを接続し、前記FETのゲートにオン電圧を印加した場合、前記FETのドレインから入力された信号をそのままFETのソースから出力する。一方、前記FETのゲートにピンチオフ電圧を印加した場合、FETがオフ状態となり、前記入力信号は前記インダクタまたはキャバシタを通過するように構成されている。



13:第1のFET 14:インダクタ 15:第2のFET 16:キャパシタ

【特許請求の範囲】

【翻求項1】 高周波信号を通すことが可能な第1のF ETと、一端が上記第1のFETのドレインに接続さ れ、他端が上記第1のFETのソースに接続されたイン ダクタと、ドレインが上記第1のFETと上記インダク 夕の接続部に接続され、高周波信号を通すことが可能な 第2のFETと、一端が上記第2のFETのドレインに 接続され、他端が上記第2のFETのソースに接続され たキャパシタとを具備したことを特徴とする可変移相 100 c

【 請求項 2 】 高周波信号を通すことが可能な第1のF ETと、一端が上記第1のFETのドレインに接続さ れ、他端が上記第1のFETのソースに接続された第1 のインダクタと、ドレインが上記第1のFETのソース に接続され、高周波信号を通すことが可能な第2のFE Tと、一端が上記第2のFETのドレインに接続され、 他端が上記第2のFETのソースに接続されたキャパシ タと、ドレインが上記第2のFETのソースに接続さ れ、高周波信号を通すことが可能な第3のFETと、一 端が上記第3のFETのドレインに接続され、他端が上 20 とを特徴とする請求項4記載の可変移相器。 記第3のFETのソースに接続された第2のインダクタ とを具備したことを特徴とする可変移相器。

【請求項3】 高周波信号を通すことが可能な第1のF ETと、一端が上記第1のFETのドレインに接続さ れ、他端が上記第1のFETのソースに接続された第1 のキャパシタと、ドレインが上記第1のFETのソース に接続され、高周波信号を通すことが可能な第2のFE Tと、一端が上記第2のFETのドレインに接続され、 他端が上記第2のFETのソースに接続された第1のイ ンダクタと、ドレインが上記第2のFETのソースに接 30 続され、高周波信号を通すことが可能な第3のFET と、一端が上記第3のFETのドレインに接続され、他 端が上記第3のFETのソースに接続された第2のキャ パシタとを具備したことを特徴とする可変移相器。

【請求項4】 高周波信号を通すことが可能な第1のF ETと、一端が上記第1のFETのドレインに接続さ れ、他端が上記第1のFETのソースに接続された第1 のインダクタと、ドレインが上記第1のFETのソース に接続され、高周波信号を通すことが可能な第2のFE Tと、一端が上記第2のFETのドレインに接続され、 他端が上記第2のFETのソースに接続された第1のキ ャバシタと、高周波信号を通すことが可能で、一端が上 記第2のFETのソースに接続され、回路の持つ特性イ ンピーダンスを持つ主線路と、ドレインが上記主線路の 他端に接続され、高周波信号を通すことが可能な第3の FETと、一端が上記第3のFETのドレインに接続さ れ、他端が上記第3のFETのソースに接続された第2 のインダクタと、ドレインが上記第3のFETのソース に接続され、高周波信号を通すことが可能な第4のFE Tと、一端が上記第4のFETのドレインに接続され、

他端が上記第4のFETのソースに接続された第2のキ ャパシタとを具備したことを特徴とする可変移相器。

【請求項5】 高周波信号を通し、一端をその入力端子 とする第1のインダクタと、一端が上記第1のインダク タの他端に接続され、かつ他端が接地されたキャパシタ と、一端が上記第1のインダクタと上記キャパシタの接 続部に接続され、他端を出力端子とする第2のインダク タとを具備し、さらに上記第1のインダクタの入力端子 を入力端子、上記第2のインダクタの出力端子を出力端 10 子としたT型ローパスフィルタを主線路として用いたこ とを特徴とする請求項4記載の可変移相器。

【髃求項6】 高周波信号を通し、一端をその入力端子 とする第1のキャパシタと、一端が上記第1のキャパシ タの他端に接続され、かつ他端が接地されたインダクタ と、一端が上記インダクタと上記第1のキャパシタの接 統部に接続され、他端を出力端子とする第2のキャパシ タとを具備し、さらに上記第1のキャパシタの入力端子 を入力端子、上記第2のキャパシタの出力端子を出力端 子としたT型ハイパスフィルタを主線路として用いたこ

【請求項7】 高周波信号を通し、―端をその入力端子 とするインダクタと、一端が上記インダクタの一端に接 続され、かつ他端が接地された第1のキャパシタと、一 端が上記インダクタの他端に接続され、他端が接地され た第2のキャパシタとを具備し、さらに上記インダクタ の両端を入出力端子としたパイ型ローパスフィルタを主 線路として用いたことを特徴とする請求項4記載の可変 移相器。

【請求項8】 高周波信号を通し、一端をその入力端子 とするキャパシタと、一端が上記キャパシタの一端に接 続され、かつ他端が接地された第1のインダクタと、一 端が上記キャパシタの他端に接続され、他端が接地され た第2のインダクタとを具備し、さらに上記キャパシタ の両端を入出力端子としたパイ型ハイパスフィルタを主 線路として用いたことを特徴とする請求項4記載の可変 移相器。

【請求項9】 高周波信号を通し、一端をその入力端子 とする第1のインダクタと、一端が上記第1のインダク タの他端に接続され、かつ他端が接地された第1のキャ 40 パシタと、一端が上記第1のインダクタと上記第1のキ ャパシタの接続部に接続された第2のインダクタと、一 端が上記第2のインダクタの他端に接続され、かつ他端 が接地された第2のキャパシタと、一端が上記第2のイ ンダクタと上記第2のキャパシタの接続部に接続され、 他端を出力端子とする第3のインダクタとを具備し、さ らに上記第1のインダクタの入力端子を入力端子、上記 第3のインダクタの出力端子を出力端子としたT型ロー パスフィルタを主線路として用いたことを特徴とする請 求項4記載の可変移相器。

【請求項10】 高周波信号を通し、一端をその入力端

50

子とする第1のキャパシタと、一端が上記第1のキャパシタの他端に接続され、かつ他端が接地された第1のインダクタと、一端が上記第1のインダクタと上記第1のキャパシタの接続部に接続された第2のキャパシタと、一端が上記第2のキャパシタの他端に接続され、かつ他端が接地された第2のインダクタと、一端が上記第2のインダクタと上記第2のキャパシタの接続部に接続され、他端を出力端子とする第3のキャパシタとを具備し、さらに上記第1のキャパシタの入力端子を入力端子、上記第3のキャパシタの出力端子を出力端子とした 10 T型ハイバスフィルタを主線路として用いたことを特徴とする請求項4記載の可変移相器。

【請求項11】 高周波信号を通し、一端をその入力端子とする第1のインダクタと、一端が上記第1のインダクタの入力端子に接続され、かつ他端が接地された第1のキャパシタと、一端が上記第1のインダクタの他端に接続され、他端が接地された第2のキャパシタと、一端が上記第1のインダクタと上配第2のキャパシタの接続部に接続され、他端を出力端子とする第3のインダクタと、一端が上記第3のインダクタの出力端子に接続され、他端が接地された第2のキャパシタとを具備し、さらに上記第1のインダクタの入力端子を入力端子、上記第3のインダクタの出力端子を出力端子としたパイ型ローパスフィルタを主線路として用いたことを特徴とする請求項4記載の可変移相器。

【請求項12】 高周波信号を通し、一端をその入力端子とする第1のキャパシタと、一端が上記第1のキャパシタの入力端子に接続され、かつ他端が接地された第1のインダクタと、一端が上記第1のキャパシタの他端に接続され、他端が接地された第2のインダクタと、一端が上記第2のインダクタと上記第1のキャパシタの接続部に接続され、他端を出力端子とする第2のキャパシタと、一端が上記第2のキャパシタの出力端子に接続され、他端が接地された第3のインダクタとを具備し、さらに上記第1のキャパシタの入力端子を入力端子、上記第3のキャパシタの出力端子を出力端子としたパイ型ハイパスフィルタを主線路として用いたことを特徴とする請求項4記載の可変移相器。

【請求項13】 インダクタとしてスパイラルインダクタまたはハイインピーダンス線路を用いたことを特徴とする請求項5~12のいずれかに記載の可変移相器。

【請求項14】 キャパシタとしてMIM (Metal Insulator Metal) キャパシタまたは インターデジタルキャパシタを用いたことを特徴とする 請求項5~12のいずれかに記載の可変移相器。

【請求項15】 スルーホールを用いて接地し、構成要素をすべて半導体基板上に一体成形したことを特徴とする請求項1~14のいずれかに記載の可変移相器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はレーダー受信機等 に用いられ、髙周波信号の位相を電気的に変化させるた めの、デジタル制御の可能な移相器に関するものであ る。

[0002]

【従来の技術】従来の実施例について図15に示す。図 15は「アイイーイーイートランザクションズオンマイ クロウェープセオリーアンドテクニークス(IEEE Transactions On Microwave and Techniques) J Vol. MTT-13、No12(1985年12月)、第1591~1 596ページに開示された従来の移相器を示す回路構成 図である。図15において、1は使用周波数帯において 電気長が1/4波長(90度)となる第1の伝送線路、 2は上記第1の伝送線路1の一端に接続された使用周波 数帯において電気長が1/4波長(90度)となる第2 の伝送線路、3は上記第1の伝送線路1の他端に接続さ れた使用周波数帯において電気長が1/4波長(90 度)となる第3の伝送線路、4はドレインが上記第2の 伝送線路2の他端に接続され、ソースが接地された第1 OFET (Field Effect Transis tor電界効果トランジスタ)、5はドレインが上記第 3の伝送線路3の他端に接続され、ソースが接地された 第2のFET、6は一端が第1のFET4のゲートに接 続された使用周波数帯において十分高いインピーダンス をもった第1の抵抗、7は一端が第2のFET5のゲー トに接続され、使用周波数帯において十分高いインビー ダンスをもった第2の抵抗、8は第1の抵抗6および第 2の抵抗7を通し第1のFET4および第2のFET5 にパイアスを印加するためのバイアス端子、9は回路の 入力ポート、10は回路の出力ポートである。

【0003】次に動作について説明する。まず、第1のFET4及び第2のFET5のゲートにピンチオフ電圧を印加する。この時、第2の伝送線路2の第1のFET4に接続された一端が解放端子となり、第2の伝送線路2はオープンスタブとなり回路は1/4波長の電気長をもった線路の両路にオープンスタブをもつ回路となる。次に第1のFET4及び第2のFET5のゲートにオン電圧を印加する。この時、第2の伝送線路2の第1のFET4に接続された一端が接地され第2の伝送線路2はショートスタブとなり回路は1/4波長の電気と路3もショートスタブとなり回路は1/4波長の電気とをもった線路の両路にショートスタブをもつ回路になる。

【0004】入力ボート9から入力された高周波信号は 1/4波長の電気長をもった線路の両脇にオープンスタ ブをもつ時とショートスタブをもつ時とで通過位相が異 なる。よって、この回路は2つのFETの状態を変える 50 ことで通過位相を変化させる移相器として動作する。 [0005]

【発明が解決しようとする課題】以上説明した移相器 は、使用周波数に対し1/4波長の電気長をもつ伝送線 路が3本必要となるため、回路が大型化するという課題 があった。

【0006】この発明は、上記のような課題を解決する ためになされたものであり、使用周波数に対し1/4波 長の電気長をもった伝送線路を減らすことで小型の可変 移相器を得ることを目的とする。

[0007]

【課題を解決するための手段】第1の発明による可変移 相器は、FETをスイッチとして用い、通過信号に対し て回路全体が位相遅れ回路である直列のインダクタに見 える場合と、位相進み回路である直列のキャパシタに見 える場合とを切り替え、通過位相を変化させて移相器を 構成し、小型の可変移相器を得るものである。

【0008】また、第2の発明による可変移相器は、F ETをスイッチとして用い、通過信号に対して回路全体 が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 20 とを切り替え、通過位相を変化させて移相器を構成し、 小型の可変移相器を得るものである。

【0009】また、第3の発明による可変移相器は、F ETをスイッチとして用い、通過信号に対して回路全体 が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 とを切り替え、通過位相を変化させて移相器を構成し、 小型の可変移相器を得るものである。

【0010】また、第4の発明による可変移相器は、F ETをスイッチとして用い、通過信号に対して回路全体 30 が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 とを切り替え、通過位相を変化させて移相器を構成し、 小型の可変移相器を得るものである。

【0011】また、第5の発明による可変移相器は、F ETをスイッチとして用い、通過信号に対して回路全体 が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 とを切り替え、通過位相を変化させて移相器を構成し、 かつ主線路としてT型ローパスフィルタを用いることで 小型の可変移相器を得るものである。

【0012】また、第6の発明による可変移相器は、F ETをスイッチとして用い、通過信号に対して回路全体 が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 とを切り替え、通過位相を変化させて移相器を構成し、 かつ主線路としてT型ハイパスフィルタを用いることで 小型の可変移相器を得るものである。

【0013】また、第7の発明による可変移相器は、F ETをスイッチとして用い、通過信号に対して回路全体 50 FETをスイッチとして用い、通過信号に対して回路全

が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャバシタに見える場合 とを切り替え、通過位相を変化させて移相器を構成し、 かつ主線路としてパイ型ローパスフィルタを用いること で小型の可変移相器を得るものである。

【0014】また、第8の発明による可変移相器は、F ETをスイッチとして用い、通過信号に対して回路全体 が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 10 とを切り替え、通過位相を変化させて移相器を構成し、 かつ主線路としてパイ型ハイパスフィルタを用いること で小型の可変移相器を得るものである。

【0015】また、第9の発明による可変移相器は、F ETをスイッチとして用い、通過信号に対して回路全体 が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 とを切り替え、通過位相を変化させて移相器を構成し、 かつ主線路としてT型ローパスフィルタを用いることで 小型の可変移相器を得るものである。

【0016】また、第10の発明による可変移相器は、 FETをスイッチとして用い、通過信号に対して回路全 体が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 とを切り替え、通過位相を変化させて移相器を構成し、 かつ主線路としてT型ハイパスフィルタを用いることで 小型の可変移相器を得るものである。

【0017】また、第11の発明による可変移相器は、 FETをスイッチとして用い、通過億号に対して回路全 体が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 とを切り替え、通過位相を変化させて移相器を構成し、 かつ主線路としてパイ型ローパスフィルタを用いること で小型の可変移相器を得るものである。

【0018】また、第12の発明による可変移相器は、 FETをスイッチとして用い、通過信号に対して回路全 体が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 とを切り替え、通過位相を変化させて移相器を構成し、 かつ主線路としてパイ型ハイパスフィルタを用いること で小型の可変移相器を得るものである。

【0019】また、第13の発明による可変移相器は、 FETをスイッチとして用い、通過信号に対して回路全 体が位相遅れ回路である直列のインダクタに見える場合 と、位相進み回路である直列のキャパシタに見える場合 とを切り替え、通過位相を変化させて移相器を構成し、 かつ主線路を構成する回路中のインダクタとしてスパイ ラルインダクタまたはハイインピーダンス線路を用いる ことで小型の可変移相器を得るものである。

【0020】また、第14の発明による可変移相器は、

体が位相遅れ回路である直列のインダクタに見える場合と、位相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成し、かつ主線路を構成する回路中のキャパシタとしてMIM(Metal Insulator Metal)キャパシタまたはインターデジタルキャパシタを用いることで小型の可変移相器を得るものである。

【0021】また、第15の発明による可変移相器は、 前記第1から第14の発明による可変移相器に用いる構 成回路を、半導体の同一基板上で一体形成することによ り、小型の可変移相器を得るものである。

[0022]

【発明の実施の形態】実施の形態1.この発明による可変移相器の実施の形態1を図1に示す。図1において、11は入力端子、12は出力端子、13はドレインDが入力端子11に接続され、高周波信号を通すことが可能な第1のFET、14は一端が前記第1のFET13のアレインDに接続され、他端が第1のFET13のソースSに接続されたインダクタ、15はドレインDが第1のFET13のソースSに接続された第2のFET、16は一端が第2のFET15のドレインDに接続され、他端が第2のFET15のソースSに接続されたキャバシタである。

【0023】次に動作について説明する。まず、第1の FET13のゲートGにオン電圧を印加し、かつ第2の FET15のゲートGにオン電圧を印加する。この時、 第1のFET13はドレインDから入力された信号がそ のままソースSから出力されるスルー状態となり、第2 のFET15もドレインDから入力された信号がそのま まソースSから出力されるスルー状態となる。この状態 で入力端子11に入力され出力端子12から出力された 高周波信号の位相を基準として考える。次に、第1のF ET13のゲートGにピンチオフ電圧を印加し、かつ第 2のFET15のゲートGにオン電圧を印加する。この 時、第1のFETI3は信号が通過することができない オフ状態となるため、信号はインダクタ14を通過す る。また第2のFET15はドレインDから入力された 信号がそのままソースSから出力されるスルー状態とな る。従って、入力端子11から入力された高周波信号は インダクタ14を通過することで上記基準に対し位相が 遅れ、出力端子12から出力される。次に第1のFET 13のゲートGにオン電圧を印加し、かつ第2のFET 15のゲートGにピンチオフ電圧を印加する。この時、 第1のFET13はドレインDから入力された信号がそ のままソースSから出力されるスルー状態となる。また 第2のFET15は信号が通過することができないオフ 状態となるため、信号はキャパシタ16を通過する。従 って、入力端子11から入力された髙周波信号はキャパ シタ16を通過することで上記基準に対し位相が進み、 出力端子12から出力される。次に第1のFET13の

ゲートGにピンチオフ電圧を印加し、かつ第2のFET 15のゲートGにビンチオフ電圧を印加する。この時、 第1のFET13は信号が逼過することができないオフ 状態となるため、信号はインダクタ14を通過する。ま た第2のFET15も信号が通過することができないオ フ状態となるため、信号はキャパシタ16を通過する。 従って、入力端子11から入力された高周波信号はイン ダクタ14とキャパシタ16を通過することで上記基準 に対しインダクタ14とキャパシタ16の位相変化を足 しあわせた位相だけ変化し、出力端子12から出力され る。また、インダクタとキャパシタでは位相量の周波数 による位相変化の傾きが逆であるため、それぞれ打ち消 しあい、周波数による預きが大きくなるのを防いでい る。よって、第1のFET13と第2のFET15の状 態を変化させることで、通過位相を4通りに変化させる ことのできる可変移相器としてこの回路は動作する。

【0024】実施の形態2.この発明による可変移相器 の実施の形態2を図2に示す。図2において、11は入 力端子、12は出力端子、17はドレインDが入力端子 11に接続され、高周波信号を通すことが可能な第1の FET、18は一端が前記第1のFET 17のドレイン Dに接続され、他端が第1のFET17のソースSに接 続された第1のインダクタ、19はドレインDが第1の FET17のソースSに接続され、高周波信号を通すこ とが可能な第2のFET、20は一端が第2のFET1 9のドレインDに接続され、他端が第2のFET19の ソースSに接続されたキャパシタ、21はドレインDが 第2のFET19のソースSに接続され、ソースSが出 力端子12に接続され、高周波信号を通すことが可能な 第3のFET、22は出端が第3のFET21のドレイ ンDに接続され、他端が第3のFET21のソースSに 接続された第2のインダクタである。

【0025】次に動作について説明する。まず、第1の FET17と第2のFET19と第3のFET21のゲ ートGにオン電圧を印加する。この時、第1のFET1 7と第2のFET19と第3のFET21はドレインD から入力された信号がそのままソースSから出力される スルー状態となる。この状態で入力端子11に入力され 出力端子12から出力された高周波信号の位相を基準と して考える。次に、第1のFET17と第3のFET2 1のゲートGにピンチオフ電圧を印加し、かつ第2のF ET19のゲートGにオン電圧を印加する。この時、第 1のFET17と第3のFET21は信号が通過するこ とができないオフ状態となるため、信号は第1のインダ クタ18と第2のインダクタ22を通過する。また第2 のFETI9はドレインDから入力された信号がそのま まソースSから出力されるスルー状態となる。従って、 入力端子11から入力された高周波信号は第1のインダ クタ18と第2のインダクタ22を通過することで上記 50 基準に対し位相が遅れ、出力端子12から出力される。

次に第1のFET17と第3のFET21のゲートGに オン電圧を印加し、かつ第2のFET19のゲートGに ピンチオフ電圧を印加する。この時、第1のFET17 と第3のFET21はドレインDから入力された信号が そのままソースSから出力されるスルー状態となる。ま た第2のFET19は信号が通過することができないオ フ状態となるため、信号はキャパシタ20を通過する。 従って、入力端子11から入力された髙周波信号はキャ パシタ20を通過することで上記基準に対し位相が進 み、出力端子12から出力される。次に第1のFET1 7と第2のFET19と第3のFET21のゲートGに ピンチオフ電圧を印加する。この時、第1のFET17 と第2のFETI9と第3のFET21はそれぞれ信号 が通過することができないオフ状態となるため、信号は 第1のインダクタ18とキャパシタ20と第2のインダ クタ22を通過する。従って、入力端子11から入力さ れた髙周波信号は第1のインダクタ18とキャパシタ2 0と第2のインダクタ22を通過することで上記基準に 対し第1のインダクタ18とキャパシタ20と第2のイ ンダクタ22の位相変化を足しあわせた位相だけ変化 し、出力端子12から出力される。また、インダクタと キャパシタでは位相量の周波数による位相変化の傾きが 逆であるため、それぞれ打ち消しあい、周波数による傾 きが大きくなるのを防いでいる。さらに、インダクタを 2つ使用して位相変化させているため、インダクタ1つ に比べそれぞれのインダクタンス値を低くすることがで きる。このため、反射が小さくなり、VSWR(Vol tage Standing Wave Radio) の悪化を少なくできる。よって、第1のFET17と第 2のFET19と第3のFET21の状態を変化させる ことで、通過位相を4通りに変化させることのできる可 変移相器としてこの回路は動作する。

【0026】実施の形態3.この発明による可変移相器 の実施の形態3を図3に示す。図3において、11は入 力端子、12は出力端子、23はドレインDが入力端子 11に接続され、高周波信号を通すことが可能な第1の FET、24は一端が前配第1のFET23のドレイン Dに接続され、他端が第1のFET23のソースSに接 統された第1のキャパシタ、25はドレインDが第1の FET23のソースSに接続され、髙周波信号を通すこ とが可能な第2のFET、26は一端が第2のFET2 5のドレインDに接続され、他端が第2のFET25の ソースSに接続されたインダクタ、27はドレインDが 第2のFET25のソースSに接続され、ソースSが出 力端子12に接続され、高周波信号を通すことが可能な 第3のFET、28は一端が第3のFET27のドレイ ンDに接続され、他端が第3のFET27のソースSに 接続された第2のキャパシタである。

【0027】次に動作について説明する。まず、第1の

ートGにオン電圧を印加する。この時、第1のFET2 3、第2のFET25、第3のFET27はドレインD から入力された信号がそのままソースSから出力される スルー状態となる。この状態で入力端子11に入力され 出力端子12から出力された髙周波信号の位相を基準と して考える。次に、第1のFET23と第3のFET2 7のゲートGにピンチオフ電圧を印加し、かつ第2のF ET25のゲートGにオン電圧を印加する

この時、第1のFET23と第3のFET27は信号が 通過することができないオフ状態となるため、信号は第 1のキャパシタ24と第2のキャパシタ28を通過す る。また第2のFET25はドレインDから入力された 信号がそのままソースSから出力されるスルー状態とな る。従って、入力端子11から入力された高周波信号は 第1のキャパシタ24と第2のキャパシタ28を通過す ることで上記基準に対し位相が進み、出力端子12から 出力される。次に第1のFET23と第3のFET27 のゲートGにオン電圧を印加し、かつ第2のFET25 のゲートGにピンチオフ電圧を印加する。この時、第1 のFET23と第3のFET27はドレインDから入力 された信号がそのままソースSから出力されるスルー状 態となる。また第2のFET25は信号が通過すること ができないオフ状態となるため、信号はインダクタ26 を通過する。従って、入力端子11から入力された高周 波信号はインダクタ26を通過することで上記基準に対 し位相が遅れ、出力端子12から出力される。次に第1 のFET23と第2のFET25と第3のFET27の ゲートGにピンチオフ電圧を印加する。この時、第1の FET23と第2のFET25と第3のFET27はそ れぞれ信号が通過することができないオフ状態となるた め、信号は第1のキャパシタ24とインダクタ26と第 2のキャパシタ28を通過する。従って、入力端子11 から入力された高周波信号は第1のキャパシタ24とイ ンダクタ26と第2のキャパシタ28を通過することで 上記基準に対し第1のキャパシタ24とインダクタ26 と第2のキャパシタ28の位相変化を足しあわせた位相 だけ変化し、出力端子12から出力される。また、イン ダクタとキャパシタでは位相量の周波数による位相変化 の傾きが逆であるため、それぞれ打ち消しあい、周波数 による傾きが大きくなるのを防いでいる。さらに、キャ パシタを2つ使用して位相変化させているため、キャパ シタ1つに比べそれぞれのキャパシタンス値を低くする ことができる。このため、反射が小さくなり、VSWR (Voltage Standing Wave Ra dio)の悪化を少なくできる。よって、第1のFET 23と第2のFET25と第3のFET27の状態を変 化させることで通過位相を4通りに変化させることので きる可変移相器としてこの回路は動作する。

【0028】実施の形態4、この発明による可変移相器 FET23、第2のFET25と第3のFET27のゲ 50 の実施の形態4を図4に示す。図4において、11は入

12

力端子、12は出力端子、29はドレインDが入力端子 11に接続され、高周波信号を通すことが可能な第1の FET、30は一端が前記第1のFET29のドレイン Dに接続され他端が第1のFET29のソースSに接続 された第1のインダクタ、31はドレインDが第1のF ET29のソースSに接続され、高周波信号を通すこと が可能な第2のFET、32は一端が前記第2のFET 31のドレインDに接続され、他端が第2のFET31 のソースSに接続された第1のキャパシタ、33は一端 が第2のFET31のソースSに接続され、高周波信号 を通すことが可能で、回路の特性インピーダンス (一般 的には50Ω)を持ち、使用周波数において1/4波長 の電気長を持つ主線路、34はドレインDが前記主線路 33の他端に接続された第3のFET、35は一端が第 3のFET34と主線路33の接続部に接続され、他端 が第3のFET34のソースSに接続された第2のイン ダクタ、36はドレインDが第3のFET34のソース Sに接続され、ソースSが出力端子12に接続された第 4のFET、37は一端が前配第4のFET36のドレ インDに接続され、他端が第4のFET36のソースS に接続された第2のキャパシタである。

【0029】次に動作について説明する。まず、第1の FET29、第2のFET31、第3のFET34、第 4のFET36のゲートGにオン電圧を印加する。この 時、第1のFET29、第2のFET31、第3のFE T34、第4のFET36はドレインDから入力された 信号がそのままソースSから出力されるスルー状態とな る。この状態で入力端子11に入力され出力端子12か ら出力された高周波信号の位相状態を基準とする。次 に、第1のFET29と第3のFET34のゲートGに ピンチオフ電圧を印加し、かつ第2のFET31と第4 のFET36のゲートGにオン電圧を印加する。この 時、第2のFET31と第4のFET36はドレインD から入力された信号がそのままソースSから出力される スルー状態となる。また、第1のFET29と第2のF ET34は信号が通過することができないオフ状態とな るため、信号は第1のインダクタ30と第2のインダク タ35を通過する。この時、入力端子11から入力され た高周波信号は第1のインダクタ30と第2のインダク タ35を通過することで上記基準に対し位相が遅れ、出 力端子12から出力される。また、第1のインダクタ3 0と第2のインダクタ35の間に主線路33があるた め、第1のインダクタ30で反射された反射波と第2の インダクタ35で反射された反射波は位相状態が反転し ている。このため、それぞれの反射波を打ち消しあい、 VSWR (Voltage Standing Wav e Radio)の悪化を防いでいる。次に、第2のF ET31と第4のFET36のゲートGにピンチオフ電 圧を印加し、かつ第1のFET29と第3のFET34 のゲートGにオン電圧を印加する。この時、第1のFE

T29と第3のFET34はドレインDから入力された 信号がそのままソースSから出力されるスルー状態とな る。また、第2のFET31と第4のFET36は信号 が通過することができないオフ状態となるため、信号は 第1のキャパシタ32と第2のキャパシタ37を通過す ることで上記基準に対し位相が進み、出力端子12から 出力される。また、第1のキャパシタ32と第2のキャ パシタ37の間に主線路33があるため、第1のキャパ シタ32で反射された反射波と第2のキャパシタ37で 反射された反射波は位相状態が反転している。このた め、それぞれの反射波を打ち消しあい、VSWR(Vo ltage Standing Wave Radi o) の悪化を防いでいる。次に、第1のFET29と第 2のFET31と第3のFET34と第4のFET36 のゲートGにピンチオフ電圧を印加する。この時、第1 のFET29と第2のFET31と第3のFET34と 第4のFET36はそれぞれ信号が通過することができ ないオフ状態となるため、信号は第1のインダクタ30 と第1のキャパシタ32と第2のインダクタ35と第2 のキャパシタ37を通過する。従って、入力端子11か ら入力された高周波信号は第1のインダクタ30と第1 のキャパシタ32と第2のインダクタ35と第2のキャ パシタ37を通過することで上記基準に対し第1のイン ダクタ30と第1のキャパシタ32と第2のインダクタ 35と第2のキャパシタ37の位相変化を足しあわせた 位相だけ変化し、出力端子12から出力される。また、 インダクタとキャパシタでは位相量の周波数による位相 変化の傾きが逆であるため、それぞれ打ち消しあい、周 波数による傾きが大きくなるのを防いでいる。よって、 第1のFET29と第2のFET31と第3のFET3 4と第4のFET36の状態を変化させることで、通過 位相を4 通りに変化させることのできる可変移相器とし てこの回路は動作する。

【0030】実施の形態5.この発明による可変移相器の実施の形態5を図5に示す。図5において、11、12、29、30、31、32、34、35、36、37は実施の形態4と同じ、38は高周波信号を通すことが可能な第3のインダクタ、39は一端が第3のインダクタ38の他端に接続され、他端が接地された第3のキャパシタ、40は一端が第3のインダクタ38と第3のキャパシタ39の接続部に接続された第4のインダクタである。

【0031】次に動作について説明する。第3のインダクタ38、第3のキャパシタ39、第4のインダクタ40はT型ローパスフィルタを構成しており、使用周波数におけるインピーダンスをこの回路の前後に接続されている回路の特性インピーダンス(一般的には50Ω)とすることが可能である。また、このT型ローパスフィルタに入力された信号の位相を1/4波長遅らせて出力させることも可能である。ここで、上記ローパスフィルタ

(8)

13

を通過する通過位相を ø、使用間波数を f、第3のインダクタ38および第4のインダクタ40のインダククンスを L、第3のキャパシタ39のキャパシタンスを Cとおくと、 øと L と C の関係は以下の"数1"で表わされる。したがって、実施の形態4における主線路33としてこのローパスフィルタを用い、実施の形態4に示す回路と等価な回路を得ることができる。

[0032]

【数1】

$$L = \frac{50 \times \tan(\frac{\phi}{2})}{2 \pi f} \qquad C = \frac{\sin(\phi)}{50 \times 2 \pi f}$$

【0033】実施の形態6.この発明による可変移相器の実施の形態6を図6に示す。図6において、11、12、29、30、31、32、34、35、36、37は実施の形態4と同じ、41は高周波信号を通すことが可能な第3のキャパシタ、42は一端が第3のキャパシタ41の他端に接続され、他端が接地された第3のインダクタ、43は一端が第3のキャパシタ41と第3のイ*

$$L = \frac{50}{2\pi f \times \sin(\phi)}$$

【0036】実施の形態7.この発明による可変移相器の実施の形態7を図7に示す。図7において、11、12、29、30、31、32、34、35、36、37は実施の形態4と同じ、44は高周波信号を通すことが可能な第3のインダクタ、45は一端が第3のインダクタ44の一端に接続され、他端が接地された第3のキャパシタ、46は一端が第3のインダクタ44の他端に接続され、他端が接地された第4のキャパシタである。

【0037】次に動作について説明する。第30729300 クタ44、第300 キャパシタ45、第40 キャパシタ46はパイ型ローパスフィルタを構成しており、使用周波数におけるインピーダンスをこの回路の前後に接続されている回路の特性インピーダンス(一般的には5000)とすることが可能である。また、このローパスフィルタに入力された信号の位相を1/4 被長遅らせて出力させることも可能である。ここで、上記ローパスフィルタを通過する通過位相を ϕ 、使用周波数をf、第3007 のインダクタ44のインダクタンスをf と、第f のキャパシタ45 および第f のキャパシタ46のキャパシタンスをf とと、f としとf のキャパシタンスをf と、f としとf とこの間係は以下f 数3 で表わされる。したがって、実施の形態4に示す回路と等価な回路を得ることができる。

[0038]

【数3】

$$L = \frac{50 \times \sin(\phi)}{2 \pi f} \qquad C = \frac{\tan(\frac{\phi}{2})}{50 \times 2 \pi f}$$

*ンダクタ42の接続部に接続された第4のキャパシタである。

【0034】次に動作について説明する。第3のキャパシタ41、第3のインダクタ42、第4のキャパシタ43は下型ハイパスフィルタを構成しており、使用周波数におけるインピーダンスをこの回路の前後に接続されている回路の特性インピーダンス(一般的には50Ω)とすることが可能である。また、このハイパスフィルタに入力された信号の位相を1/4波長進ませて出力させる過する通過位相をφ、使用周波数をf、第3のインダクタ42のインダクタンスをL、第3のキャパシタ41および第4のキャパシタ43のキャパシタンスをCとおくと、φとLとCの関係は以下の、"数2"で表わされる。したがって、実施の形態4における主線路33としてこのハイパスフィルタを用い、実施の形態4に示す回路を得ることができる。

[0035]

【数2】

$$C = \frac{1}{50 \times 2\pi f \times \tan(\frac{\phi}{2})}$$

【0039】実施の形態8. この発明による可変移相器 の実施の形態8を図8に示す。図8において、11、1 2, 29, 30, 31, 32, 34, 35, 36, 37 は実施の形態4と同じ、47は高周波信号を通すことが 可能な第3のキャパシタ、48は一端が第3のキャパシ タ47の一端に接続され、他端が接地された第3のイン ダクタ、49は一端一が第3のキャパシタ47の他端に 接続され、他端が接地された第4のインダクタである。 【0040】次に動作について説明する。第3のキャバ シタ47、第3のインダクタ48、第4のインダクタ4 9はバイ型ハイパスフィルタを構成しており、使用周波 数におけるインピーダンスをこの回路の前後に接続され ている回路の特性インピーダンス (一般的には50Ω) とすることが可能である。また、このハイパスフィルタ に入力された信号の位相を1/4波長進ませて出力させ ることも可能である。ここで、上記ハイパスフィルタを 通過する通過位相をφ、使用周波数をf、第3のインダ クタ48および第4のインダクタ49のインダクタンス をし、第3のキャパシタ47のキャパシタンスをCとお くと、φとLとCの関係は以下の"数4"で表わされ る。したがって、実施の形態4における主線路33とし てこのハイパスフィルタを用い、実施の形態4に示す回 路と等価な回路を得ることができる。

[0041]

【数4】

$$L = \frac{50}{2\pi f \times \tan(\frac{\theta}{2})}$$

$$C = \frac{1}{50 \times 2 \pi f \times \sin(\phi)}$$

【0042】実施の形態9、この発明による可変移相器の実施の形態9を図9に示す。図9において、11、12、29、30、31、32、34、35、36、37は実施の形態4と同じ、50は高周波信号を通すことが可能な第3のインダクタ、51は一端が第3のインダクタ50の他端に接続され、他端が接地された第3のキャパシタ、52は一端が第3のインダクタ50と第3のキャパシタ51の接続部に接続された第4のインダクタ、53は一端が第4のインダクタ52と第4のキャパシタ、54は一端が第4のインダクタ52と第4のキャパシタ53の接続部に接続された第5のインダクタである。

【0043】次に動作について説明する。第3のインダ クタ50、第3のキャパシタ51、第4のインダクタ5 2、第4のキャパシタ53、第5のインダクタ54はT 型ローパスフィルタを構成しており、使用周波数におけ るインピーダンスをこの回路の前後に接続されている回 路の特性インピーダンス (一般的には50Ω) とするこ とが可能である。また、このT型ローパスフィルタに入 力された信号の位相を1/4波長遅らせて出力させるこ とも可能である。ここで、上記ローパスフィルタを通過 する通過位相を 4、使用周波数を f、第3のインダクタ 50および第5のインダクタ54のインダクタンスをL 1、第4のインダクタ52のインダクタンスをL2、第 3のキャパシタ5トと第4のキャパシタ53のキャパシ タンスをCとおくと、 øとL1とL2とCの関係は以下 の"数5"で表わされる。したがって、実施の形態4に 30 おける主線路33としてこのローバスフィルタを用い、 実施の形態4に示す回路と等価な回路を得ることができ る。

[0044]

【数5】

$$L_1 = \frac{50 \times \tan(\frac{\phi}{4})}{2 \pi f} \qquad L_2 = 2 \times L_1$$

$$C = \frac{\sin(\frac{-\phi}{2})}{50 \times 2\pi f}$$

【0045】実施の形態10.この発明による可変移相器の実施の形態10を図10に示す。図10において、11、12、29、30、31、32、34、35、36、37は実施の形態4と同じ、55は高周波信号を通すことが可能な第3のキャパシタ、56は一端が第3のキャパシタ55の他端に接続され、他端が接地された第3のインダクタ、57は一端が第3のキャパシタ55と第3のインダクタ56の接続部に接続された第4のキャパシタ、58は一端が第4のキャパシタ57の他端に接

続され、他端が接地された第4のインダクク、59は一端が第4のキャパシタ57と第4のインダクタ58の接続部に接続された第5のキャパシタである。

【0046】次に動作について説明する。第3のキャパ シタ55、第3のインダクタ56、第4のキャパシタ5 7、第4のインダクタ58、第5のキャパシタ59はT 型ハイパスフィルタを構成しており、使用周波数におけ るインピーダンスをこの回路の前後に接続されている回 路の特性インピーダンス (一般的には50Ω) とするこ とが可能である。また、このハイパスフィルタに入力さ れた信号の位相を1/4波長進ませて出力させることも 可能である。ここで、上記ハイパスフィルタを通過する 通過位相を∮、使用周波数を f、第3のインダクタ56 と第4のインダクタ58のインダククンスをし、第3の キャパシタ55および第5のキャパシタ59のキャパシ タンスをC1、第4のキャパシタ57のキャパシタンス をC2とおくと、 4とLとC1とC2の関係は以下の" 数 6 "で表わされる。したがって、実施の形態 4 におけ る主線路33としてこのハイパスフィルタを用い、実施 の形態4に示す回路と等価な回路を得ることができる。

 $\begin{bmatrix} 0 & 0 & 4 & 7 \end{bmatrix}$ $\begin{bmatrix} 3 & 6 & 6 \end{bmatrix}$ $L = \frac{50}{2\pi f \times \sin(\frac{\theta}{2})}$

$$C_1 = \frac{1}{50 \times 2 \pi f \times \tan(\frac{\phi}{4})} \qquad C_2 = 2 \times C$$

【0048】実施の形態11.この発明による可変移相 器の実施の形態11を図11に示す。図11において、 11、12、29、30、31、32、34、35、3 6、37は実施の形態4と同じ、60は高周波信号を通 すことが可能な第3のインダクタ、61は一端が第3の インダクタ60の一端に接続され、他端が接地された第 3のキャバシタ、62は一端が第3のインダクタ60の 他端に接続され、他端が接地された第4のキャバシタ、 40 63は一端が第3のインダクタ60と第4のキャバシタ 62の接続部に接続された第4のインダクタ、64は一 端が第4のインダクタ63の他端に接続され、他端が接 地された第5のキャバシタである。

【0049】次に動作について説明する。第3のインダクタ60、第3のキャパシタ61、第4のキャパシタ62、第4のインダクタ63、第5のキャパシタ64はパイ型ローパスフィルタを構成しており、使用周波数におけるインピーダンスをこの回路の前後に接続されている回路の特性インピーダンス(一般的には50Ω)とすることが可能である。また、このローパスフィルタに入力

された信号の位相を1/4波長遅らせて出力させること も可能である。ここで、上記ローパスフィルタを通過す る通過位相を φ、使用周波数を f、第3のインダクタ 6 0と第4のインダクタ63のインダクタンスをし、第3 のキャパシタ61および第5のキャパシタ64のキャパ シタンスをC1、第4のキャパシタ62のキャパシタン スをC2とおくと、 &とLとC1とC2の関係は以下 の"数7"で表わされる。したがって、実施の形態4に おける主線路33としてこのローバスフィルタを用い、 実施の形態4に示す回路と等価な回路を得ることができ る。

[0050] 【数7】 $L = \frac{50 \times \sin(\frac{\phi}{2})}{2 \pi f}$

$$C_1 = \frac{\tan(\frac{\phi}{4})}{50 \times 2 \pi f} \qquad C_2 = 2 \times C_1$$

【0051】実施の形態12.この発明による可変移相 20 器の実施の形態12を図12に示す。図12において、 11, 12, 29, 30, 31, 32, 34, 35, 3 6、37は実施の形態4と同じ、65は高周波信号を通 すことが可能な第3のキャパシタ、66は一端が第3の キャパシタ65の一端に接続され、他端が接地された第 3のインダクタ、67は一端が第3のキャパシタ65の 他端に接続され、他端が接地された第4のインダクタ、 68は一端が第3のキャパシタ65と第4のインダクタ 67の接続部に接続された第4のキャパシタ、69は一 端が第4のキャパシタ68の他端に接続され、他端が接 地された第5のインダクタである。

【0052】次に動作について説明する。第3のキャパ シタ65、第3のインダクタ66、第4のインダクタ6 7、第4のキャパシタ68、第5のインダクタ69はパ イ型ハイパスフィルタを構成しており、使用周波数にお けるインピーダンスをこの回路の前後に接続されている 回路の特性インピーダンス (一般的には50Ω)とする ことが可能である。また、このハイバスフィルタに入力 された信号の位相を1/4波長進ませて出力させること も可能である。ここで、上記ハイパスフィルタを通過す る通過位相をφ、使用周波数をf、第3のインダクタ6 6および第5のインダクタ69のインダクタンスをL 1、第4のインダクタ67のインダクタンスをL2、第 3のキャパシタ65および第4のキャパシタ68のキャ パシタンスをCとおくと、aとL1とL2とCの関係は 以下の"数8"で表わされる。したがって、実施の形態 4における主線路33としてこのハイパスフィルタを用 い、実施の形態 4 に示す回路と等価な回路を得ることが できる。

[0053]

[数8]
$$L_1 = \frac{50}{2\pi f \times \tan(\frac{\phi}{4})} \qquad L_2 = 2 \times L_1$$

$$C = \frac{1}{50 \times 2\pi f \times \sin(\frac{\phi}{2})}$$

【0054】実施の形態13.この発明による可変移相 器の実施の形態13を図13に示す。図13において、 11, 12, 29, 30, 31, 32, 34, 35, 3 6、37は実施の形態4と同じ、70は高周波信号を通 すことが可能な第1のスパイラルインダクタ、71は一 端が第1のスパイラルインダクタ70の他端に接続され 他端が接地されたMIMキャパシタ、72は一端が第1 のスパイラルインダクタ70とMIMキャパシタ71の 接続部に接続された第2のスパイラルインダクタ、73 は半導体(たとえばガリウムヒ素)を用いた基板、74 は基板73の裏面で接地されたスルーホールである。

【0055】次に動作について説明する。11、12、 29、30、31、32、34、35、36、37は実 施の形態1から12で示した回路業子と同じ動作をする 回路素子であり、基板73上に半導体プロセス技術を用 いて作り込んである。実施の形態1から12で示した回 路を、このように一体化して構成することで小型の可変 移相器を得ることができる。また、第1のスパイラルイ ンダクタ70、MIMキャパシタ71、第2のスパイラ ルインダクタ72はT型ローパスフィルタを構成してお り、使用周波数におけるインピーダンスをこの回路の前 後に接続されている回路の特性インピーダンス(一般的 には 50Ω) とすることが可能である。また、このロー バスフィルタに入力された信号の位相を1/4波長遅ら せて出力させることも可能である。ここで、上記ローバ スフィルタを通過する通過位相をる、使用周波数をf、 第1のスパイラルインダクタ70および第2のスパイラ ルインダクタ72のインダクタンスをL、MIMキャパ シタ71のキャパシタンスをCとおくと、4とLとCの 関係は前記"数1"で表わされる。したがって、実施の 形態4における主線路33としてこのローバスフィルタ を用い、実施の形態4に示す回路と等価な回路を得るこ とができる。

【0056】実施の形態14.この発明による可変移相 器の実施の形態14を図14に示す。図14において、 11, 12, 29, 30, 31, 32, 34, 35, 3 6、37は実施の形態4と同じ、75は高周波信号を通 すことが可能な第1のハイインピーダンス線路、76は 一端が第1のハイインピーダンス線路75の他端に接続 され、他端が接地されたインターデジタルキャパシタ、 77は一端が第1のハイインピーダンス線路75とイン ターデジタルキャパシタ76の接続部に接続された第2

50 のハイインピーダンス線路、73は半導体(たとえばガ

リウムヒ素)を用いた基板、74は基板73の裏面で接地されたスルーホールである。

【0057】次に動作について説明する。第1のハイイ ンピーダンス線路75、インターデジタルキャパシタ7 6、第2のハイインピーダンス線路77はT型ローパス フィルタを構成しており、使用周波数におけるインピー ダンスをこの回路の前後に接続されている回路の特性イ ンピーダンス (一般的には50Ω) とすることが可能で ある。また、このローパスフィルタに入力された信号の 位相を1/4波長遅らせて出力させることも可能であ る。ここで、上記ローパスフィルタを通過する通過位相 を ø、使用周波数を f、第1のハイインピーダンス線路 75および第2のハイインピーダンス線路77のインダ クタンスをL、インターデジタルキャパシタ76のキャ パシタンスをCとおくと、φとLとCの関係は前記"数 1"で表わされる。したがって、実施の形態4における 主線路33としてこのローパスフィルタを用い、実施の 形態 4 に示す回路と等価な回路を得ることができる。

[0058]

【発明の効果】第1の発明による可変移相器は、FET をスイッチとして用い、通過信号に対して回路全体が位相遅れ回路である直列のインダクタに見える場合と、位相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。

【0059】第2の発明による可変移根器は、FETをスイッチとして用い、通過信号に対して回路全体が位相 遅れ回路である直列のインダクタに見える場合と、位相 進み回路である直列のキャパシタに見える場合とを切り 替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。

【0060】第3の発明による可変移相器は、FETをスイッチとして用い、通過信号に対して回路全体が位相遅れ回路である直列のインダクタに見える場合と、位相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。

【0061】第4の発明による可変移相器は、FETをスイッチとして用い、通過信号に対して回路全体が位相遅れ回路である直列のインダクタに見える場合と、位相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。また、1/4波長の電気長をもった主線路により反射を低減させ、入出力反射の少ない移相器を得るものである。

【0062】第5の発明による可変移相器は、FETをスイッチとして用い、通過信号に対して回路全体が位相遅れ回路である直列のインダクタに見える場合と、位相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することによ

り回路を小型化する効果がある。また、主線路としてインダクタとキャパシタによるT型ローパスフィルタを用いることにより、小型化する効果がある。

【0063】第6の発明による可変移相器は、FETをスイッチとして用い、通過信号に対して回路全体が位相遅れ回路である直列のインダクタに見える場合と、位相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。また、主線路としてインダクタとキャパシタによるT型ハイパスフィルタを用いることにより、小型化する効果がある。

【0064】第7の発明による可変移相器は、FETをスイッチとして用い、通過信号に対して回路全体が位相 遅れ回路である直列のインダクタに見える場合と、位相 進み回路である直列のキャパシタに見える場合とを切り 替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。また、主線路としてインダクタとキャパシタによるパイ型ローパスフィルタを用いることにより、小型化する効果がある。

【0065】第8の発明による可変移相器は、FETをスイッチとして用い、通過信号に対して回路全体が位相遅れ回路である直列のインダクタに見える場合と位相進み回路である直列のキャバシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。また、主線路としてインダクタとキャバシタによるパイ型ハイパスフィルタを用いることにより、小型化する効果がある。

【0066】第9の発明による可変移相器は、FETをスイッチとして用い、通過信号に対して回路全体が位相 遅れ回路である直列のインダクタに見える場合と、位相 進み回路である直列のキャパシタに見える場合とを切り 替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。また、主線路としてインダクタとキャパシタによるT型ローパスフィルタを用いることにより、小型化する効果がある。

【0067】第10の発明による可変移相器は、FET をスイッチとして用い、通過信号に対して回路全体が位相遅れ回路である直列のインダクタに見える場合と、位相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。また、主線路としてインダクタとキャパシタによるT型ハイパスフィルタを用いることにより、小型化する効果がある。

【0068】第11の発明による可変移相器は、FETをスイッチとして用い、通過信号に対して回路全体が位相遅れ回路である直列のインダクタに見える場合と、位相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。また、主線路としてインダクタとキャパシタによるパイ型ローパスフィルタ

を用いることにより、小型化する効果がある。

【0069】第12の発明による可変移相器は、FET をスイッチとして用い、通過信号に対して回路全体が位相遅れ回路である直列のインダクタに見える場合と、位相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。また、主線路としてインダクタとキャパシタによるパイ型ハイパスフィルタを用いることにより、小型化する効果がある。

【0070】第13の発明による可変移相器は、FET 10 をスイッチとして用い、通過信号に対して回路全体が位相遅れ回路である直列のインダクタに見える場合と、位相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。また、インダクタとしてスパイラルインダクタまたはハイインピーダンス線路を用いることで小型化する効果がある。

【0071】第14の発明による可変移相器は、FET をスイッチとして用い、通過信号に対して固路全体が位相遅れ回路である直列のインダクタに見える場合と、位 20 相進み回路である直列のキャパシタに見える場合とを切り替え、通過位相を変化させて移相器を構成することにより回路を小型化する効果がある。また、キャパシタとしてMIMキャパシタまたはインターデジタルキャパシタを用いることで小型化する効果がある。

【0072】また、第15の発明による可変移相器は、 前記第1から第14の発明による可変移相器に用いる構 成回路を、半導体の同一基板上で一体形成することによ り、回路を小型化する効果がある。

【図面の簡単な説明】

【図1】 この発明による可変移相器の実施の形態1を 示す図である。

【図2】 この発明による可変移相器の実施の形態2を 示す図である。

【図3】 この発明による可変移相器の実施の形態3を 示す図である。

【図4】 この発明による可変移相器の実施の形態4を 示す図である。

【図5】 この発明による可変移相器の実施の形態5を 示す図である。

【図 6 】 この発明による可変移相器の実施の形態 6 を示す図である。

【図7】 この発明による可変移相器の実施の形態7を

示す図である。

【図8】 この発明による可変移相器の実施の形態8を 示す図である。

【図9】 この発明による可変移相器の実施の形態9を 示す図である。

【図10】 この発明による可変移相器の実施の形態10を示す図である。

【図11】 この発明による可変移相器の実施の形態1 1を示す図である。

【図12】 この発明による可変移相器の実施の形態12を示す図である。


【図13】 この発明による可変移相器の実施の形態13を示す図である。


【図14】 この発明による可変移相器の実施の形態1 4を示す図である。

【図15】 従来の移相器を示す図である。

【符号の説明】

9 入力ポート、10 出力ポート、11 入力端子、 12 出力端子、13FET、14 インダクタ、15 FET、16 キャパシタ、17 FET、18 イ ンダクタ、19 FET、20 キャパシタ、21 F ET、22インダクタ、23 FET、24 キャパシ 9、25 FET、26 インダクタ、27 FET、 28 キャパシタ、29 FET、30 インダクタ、 31FET、32 キャパシタ、33 主線路、34 FET、35 インダクタ、36 FET、37 キャ パシダ、38 インダクタ、39 キャパシタ、40 インダクタ、41 キャパシタ、42 インダクタ、4 3 キャパシタ、44 インダクタ、45 キャパシ 30 夕、46 キャパシタ、47 キャパシタ、48 イン ダクタ、49 インダクタ、50 インダクタ、51 キャパシタ、52 インダクタ、53 キャパシタ、5 4 インダクタ、55 キャパシタ、56 インダク タ、57 キャパシタ、58 インダクタ、59 キャ パシタ、60 インダクタ、61 キャパシタ、62 キャパシタ、63 インダクタ、64 キャパシタ、6 5 キャパシタ、66 インダクタ、67 インダク タ、68 キャパシタ、69 インダクタ、70 スパ イラルインダクタ、71 MIMキャパシタ、72 ス 40 パイラルインダクタ、73 基板、74 スルーホー ル、75 ハイインピーダンス線路、76 インターデ ジタルキャパシタ、77ハイインピーダンス線路。






[図2]


17:第1のFET 18:第1のインダクタ 19:第2のFET

20:キャバシタ 21:第3のFET 22:第2のインダクタ



27:第3のFET


28:第2のキャパシタ



【図4】


29:第1のFET 30:第1のインダクタ 31:第2のFET 32:第1のキャパシタ 33:主級路 34:第3のFET 35:第2のインダクタ 3 5 : 斯4のFET 37:野2のキャパシタ

【図5】




39:第3のキャパシタ

40:第4のインダクタ




41: 第3のキャパシタ 42:第3のインダクタ 43:第4のキャパシタ




47:第3のキャパシタ 48:第3のインダクタ 4日:第4のインダクタ

44:第3のインダクタ 45:第3のキャパシタ 48:第4のキャパシタ









50: 第3のインダクタ 51: 第3のキャバシタ 52: 第4のインダクタ 53: 第4のキャバシタ 54: 第5のインダクタ

[図10]




5 5 : 第 3 のキャパシタ 5 6 : 第 3 のインダクタ 5 7 : 第 4 のキャパシタ 5 8 : 第 4 のインダクタ 5 9 : 第 5 のキャパシタ

【図11】




60:第3のインダクタ 61:第3のキャパシタ 62:第4のキャパシタ 63:第4のインダクタ 54:第5のキャパシタ 【図12】




日 G : 第 3 00 イイングクタ G 7 : 第 4 00 キャパシタ G 9 : 第 5 00 キャパシタ

【図13】




70:第1のスパイラルインダクタ 71:MIMキャパシタ 72:第2のスパイラルインダクタ

73:半導体器板 74:スルーホール 【図14】



75:第1のハイインピーダンス鞣路 76:インターデジタルキャパシタ 77:第2のハイインピーダンス繰路



フロントページの続き

(72)発明者 面 充徳

東京都千代田区丸の内二丁目2番3号 三 変電機株式会社内